

00951767 **Image available**

MANUFACTURE OF COMPLEMENTARY TYPE METAL OXIDE SEMICONDUCTOR

PUB. NO.:

57-102067 [JP 57102067 A]

PUBLISHED:

June 24, 1982 (19820624)

INVENTOR(s): KIMURA MINORU

APPLICANT(s): TOSHIBA CORP [000307] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

55-178417 [JP 80178417]

FILED:

December 17, 1980 (19801217)

INTL CLASS:

[3] H01L-027/08; H01L-029/78

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL:

Section: E, Section No. 133, Vol. 06, No. 189, Pg. 84,

September 28, 1982 (19820928)

ABSTRACT

PURPOSE: To prevent the decrease of effective channel length by forming a source region and a drain region so that they are shallow near a channel region and are deep at a section parting from the channel region.

CONSTITUTION: The source and drain regions in an N-MOSFET and a P- MOSFET are shaped shallowly near the channel regions. On the other hand, contact regions 50, 51, 50', 51' having deep diffusion depth, which reach a sapphire substrate 41, are formed under source electrodes 52, 52' and a drain electrode 53. Accordingly, the decrease of the effective channel length is prevented while wiring resistance is minimized and the operating property at high speed of an element is maintained, and leakage currents through a P(sup -) type substrate region are prevented.

?

(9 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭57—102067

f)Int. Cl.³H 01 L 27/08 29/78

識別記号

庁内整理番号 6426-5F 7377-5F ❸公開 昭和57年(1982)6月24日

発明の数 1 審査請求 未請求

(全 10 頁)

ூ相補型MOS半導体装置の製造方法

②特

頭 昭55—178417

29出

願 昭55(1980)12月17日

⑫発 明 者 木村実

川崎市幸区小向東芝町1番地東

京芝浦電気株式会社総合研究所

内

卯出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江武彦

外2名

朔 剬 智

1. 発明の名称

相補型MOS半導体装置の製造方法

2. 特許請求の範囲

P チャンオルトランジスタ用むよび n チャ ンネルトランジスタ用の活性領域を備えた半 導体基体に衆子分離を施す工程と、両括性額 娘のチャンネル領坡予定部上にゲート絶縁膜 を介してゲート電極を形成する工程と、一方 の活性領域を扱うレジストパターンを形成し た後、反レジストパターンおよび他方の活性 領域上のゲート 電極をマスクとして不純物ド - ピングを交互に行なりことにより、ュチャ ンネルトランジスタおよびpチャンネルトラ ンジスタの役いソースおよびドレイン領域を 形成する工程と、全面に層間範疇線を形成す る工程と、nチャンネルトランジスタにおけ るソース領域およびドレイン領域のチャンネ ル領域とは反対側の部分上の層間絶縁膜に選 択的にコンタクトホールを開孔した後、との

層間絶縁膜をマスクとして『型不純物の高機度 トーピンクを行なつて、コンタクトホール下に 拡散保度の深いコンタクト領域を形成する工程 と、pチャンネルトランジスタにおけるソース 領根およびドレイン銀椒のチャンネル領域とは 反対側の部分上に選択エッチングによりコンタ クトホールを開孔した彼、少なくともカチャン オルトランジスタ部分上に選択エッチングに使 用したレジストパターンを残置した状態でp型 不納物の高級皮ドーピングを行まつてコンタク トホール下に拡散課度の架いコンタクト領域を 形成する工程と、電極材料層を全面に蒸潜した 佼、これをパターンニングすることにより、コ ンタクトホールを介してコチャンネルトランジ スタやよびpチャンネルトランジスタにかける 前記コンタクト領域とオーミツク接続したソー ス単独およびドレイン単位を形成する工程とを 具飾したことを特徴とする相補型MOS半導体 装置の製造方法。

特開昭57-102067 (2)

- (2) Pチャンネルトランジスタ用およびロチャンネルトランジスタ用の店性領域を備えた半導体基体として、絶域影板上に半導体層を形成した基体であることを特徴とする特許請求の範囲第(1)項配載の相補型MOS半導体装置の製造方法。
- (3) n チャンネルトランジスタ料および p チャンネル無トランジスタのドレイン領域における拡散祭買の深いコンタクト領域が一部資本 p 合つていることを特徴とする特許額水の範囲第(2)項記載の相補型 M O S 半導体装置の製造方法。
- (4) 拡散深度の深いコンタクト領域を形成するための不純物ドービング法として1. オン注入法を用いたことを特徴とする特許請求の範囲 第(1)項乃至第(3)項の何れか 1 規配戦の相補型 MO 8 半導体装置の製造方法。

3. 祭明の辞納な説明

本発明は相補型MOS半導体装置の製造方法で関する。

3

はゲート酸化膜がを介してゲート電極がが形成されている。なをp型の活性領域とn型の活性領域とn型の活性領域とn型の活性領域とn型の 活性領域との境界には、通常、図示しない案 子分離用のフィールド酸化膜が形成されている。

PチャンネルMOSトランジスタ(以下P-MOSFETという) および n チャンネルMOSトランジスタ(以下N-MOSFETという)からたる柏棚型MOS半導体装置(以下C-MOSという)は簡サ電力が小さく、またノイズマージンが大きい等の利点を有することからI C メモリー等の集散回路として汎く用いられている。

郷1図は上記CMOSの1例を示す断面図である。同図において心はn型シリコン基板1にはp型ウエル領域を潜れている。このp型ウエル領域を潜せれている。このp型ウエル領域・10mの形成されている。このp型ウエル領域・10mの形成であり、mをなり、一下のでははいった。このチャンネル領域は中へMOSFET用の活性領域・10mの方のではない。たび下でははいる。FETTのではなり、中ではないののでははいる。FETTのではないであり、中ではないではないが形成され、そのチャンネル領域とに

4

ヤンホル長の減少を防止するため、第2凶に示すように拡散深度の説いソース領域1、 が、およびドレイン領域8、 がが形成されるようになった。 しかし、 この場合には当然ながら米子の動作速度を酸性にせざるを得ず、更に、 サファイア 基板上のシリコン層に紫子を形成したSOS梆造(Silicon on Sapphire) のC-MOS(以下SOS/C-MOSという)ではそれ以外に次のような問題が生じる。

て、第4凶に示すようにサファイア基板11に 迷しないソース領域18,1かおよびドレイン **飯椒18,18を形成すると、P-MOSFE** T の p [†] 型ドレイン鎖域 1 8'と P ⁻ 型の基板領 収19との間は同導電型となるため、両者の間 では電気的を分離が選成されたい。 とのような SOS/C-MOSK DUT, N-MOSFE Tのソース領域11をアース電位に接続してP - MOSFETのソース領域に電源電位を位加 する一方、ゲート電板16、16%で入力電圧を 加えてドレイン領域 18.18の共通電極から 出力を取出すととによりインパーター動作を行 なつた場合、P-MOSFETがON状態でN - MOSFETがOFF状態であるにもかかわ らず、N-MOSFETに次のようなリーク電 猟が疣れる。 即ち、 P - M O S F E T のソース 領域 1 7 およびドレイン領域 1 8 から間導電型 の p 一型悪板領域 1 9 を経由した電流は該基板 倒収! 9 と順パイアスになつているN=M O S F E T のソース領域11に流れてしまう。 との

7

電極 2 4 , 2 4 を形成する。引き続き、P-MOSFETの予定領域上に選択的にレジスト ハターン 2 5 , を形成した後、紋レシスト バターン 2 5 , およびゲート電極 2 4 をマスクとして低紫のイオン注入を行ないN-MOSFETにおける n + 型の後いソース領域 2 6 およびドレイン領域 2 7 を形成する (第5 図 (a) 図示)。

このとき、ソースおよびドレイン領域 2 6, 8 7 のゲート電板下への侵入による実効チャンネル長の減少は防止されるが、両領域 2 6, 2 7 はサファイア系板 2 1 には到達したい。

(!!) 次に、レジストバターン25:を除去した 後、新たにN-MOSFET上を殺うレジス トバターン25。を形成する。鋭いて眩レジストパターン25。かよびゲート電極2 がを マスクとしてボロンをイオン注入し、P-MOSFETにおけるp^型の役いソース領 切2 6′およびドレイン領域2 9′を形成する (問図(b) 図示)。 リーク電流によりインパーター機能は著しく劣化する。

(1) まず、サファイア素板 2 1 上に周囲をフィールド酸化膜 2 2 で絶縁された p 一型シリコン 増からなる B 状の 案子領域を形成し、 放業子領域の表面を熟破化してゲート酸化膜となる S i O : 膜 2 3 を形成した後、 N - M O S F E T かよび P - M O S F E T のチャンネル領域予定部上に多結品シリコンからなるゲート

8

-321-

特問昭57-102067 (4)

の深いp ++ 型コンタクト領域 2 8′, 2 9′を 形成する (同図(d)図示) o

W 次に、レジストバターン25.を除去し、全面にS10.からなる層間絶散膜30を地積した後、フォトエンチングによりNーMOSFETのコンタクト領域28,28',29.29'上にコンタクト領域28,28',29.29'上にコンタクト領域28,28',29.29'上には共通のコンタクトのない。 マールを開口する。 続いて、 アルショクムの ない アール で い アーン を 行ない、 NーMOSFE T のソース 単極31、 並びに 両 省 共通の い の と に ない アース 単極31、 並びに 両 省 と 形成する (何 図 (6) 図示)。

上述の製造方法により製造されたSOS/C
-MOSでは、N-MOSFRTおよびPMOSFETともにチャンネル領域近傍では拡散変更の投いソース領域26,36,27,
27が形成されているため、実効チャンネル長の減少は有効に防止されている。他方、各ソー

11

ドービング工程を必要とし、そのために不納物 ドーピングに対するレジストマスクを形成する ための光蝕刻工程 (Photo Engraving Process; 以下PEPという)の回数が増加するからであ る。PEPの回数が増大すればそれに伴つてマ スク合わせ鉄差の生じる確率も増大し、第子特 性の劣化を招くことにもなる。この観点から上 述のSOS/C-MOSの製造方法を被削して みると、通常のC-MOS製造の場合に比較し て、拡散染度の桀い姦不純物選及のコンタクト 領域 2 8 , 2 9 , 2 8', 2 9'を形成するための 工機、即ち工程のおよび工程のだけ余分の工程 が必要とされ、しかも、工程師および工程以の 両者において、夫々レジストパターン25』。 25. を形成するためPEPが必要される。と のことから、上述のSOS/C-MOSの製造 方法が如何に複雑な製造工程を必要とするかが **埋解されよう。因みに、上述の製造方法におい** て、ゲート電便24,24を形成した後、第5 図(e)の状態のSOS/C-MOSを形成するた

さて、とりしてC-MOSにおいて二神相反
する問題とされていた二種類の問題は解決され
るとととなつたが、他方、その製造法の上で新
たな問題を生じている。 年 1 の間選は製造工程
が複雑化することである。 周知のように、 CMOSの製造には他のMOS型半導体装置の製造よりも複雑な工程が必要とされるが、 これは
N-MOSFETおよびP-MOSFETのソ
ース、ドレインを形成するために別々の不細物

12

めに必要とされるPEPの回数は、不純物ドービングに対するマスクであるレジストバターン25. を形成するための4回のPEPと、コンタクトホールの形成のための選択エッチングおよびA8電磁31.31.31.32のバターンニングのための選択エッチングに失々付随する2回のPEPとを合せて計6回のPEPが必要である。

第2の問題は、コンタクト領域28,29を 形成するために縛の高度取イオンストの高度取イオンスを の高度取イオンスを の高度取イオンスを ののではないが、マスクを をではないが、ないではないが、ないではないではないである。 ではないではないではないが、ないではないではないが、ないではないではないが、ないではないではないではないではないではないではないではないではないである。 28'・29'をじるるとによりこの問題を 28'・29'をじるる。 28'・29'をじるる。

特别昭57-102067(5)

類3の問題は高機変イオン注入時における話板の温度上昇により、マスクであるレジストバターン 25 · または 25 · が形崩れを起こし、その結果、不純物ドービングの程度が燃くなつて装置の信頼性が低下する異れも生じることである。

本発明は以上述べた事情に鑑みてなってれたもものであり、NーMOSFETおよびPーMOSFETおよびPーMOSFETのソース領域をよびドレインの領域をおけるでは残くの数をしたでの回数が1回少なくでから、高機関はよるを関連するにいい、ストーンの形別れによるを関性にいい、ストーンの形別ればよるを関性によるものである。

即ち、本発明は、Pチャンネルトランジスタ 用およびロチャンネルトランジスタ用の活性質 被を備えた半導体基体に素子分離を施す工程と

15

両活性領域のチャンネル領域予定部上にゲート **馳縁膜を介してゲート電極を形成する工程と、** 一方の活性領域を使りレジストパターンを形成 した後、紋レジストパターンおよび他方の活性 飯根上のゲート電値をマスクとして不納物ドー ピングを交互に行なりことにより、ロチャンネ ルトランジスタおよび P チャンオルトランジス タの役いソースおよびドレイン領域を形成する 工程と、全面に層間絶縁膜を形成する工程と、 η チャンネルトランジスタにおけるソース領域 およびドレイン領域のチャンネル領域とは反対 側の部分上の胼胝絶縁膜に選択的にコンタクト ホールを網孔した役、この層間絶線膜をマスク としてn型不純物の筋腱腱ドーピングを行たつ てコンタクトホール下に拡散線能の梁いコンタ クト領域を形成する工程と、pチャンネルトラ ンジスタに与けるソース鎖波およびドレイン鎖 娘のテヤンネル領域とは反対側の部分上に選択 エツチングによりコンタクトホールを開孔した 後、少なくともnチャンネルトランジスタ部分

16

本発明における層間絶縁腱としては、半導体の酸化線または強化膜とPSG(解添加SIO。ガラス膜)またはBPSG(ポロン、解添加SIO。カラス膜)との機関体を用いることが設ましい。これはPSG、BPSGが低温で成失可能であり、菓子領域に影響を与えることなく不純物ドービングのマスクとして充分な膜厚を

特開唱57-102067 (6)

やるととができるからである。しかし、これ以外にも不細物ドーピングに対するマスクとして 使用し得るものであれば他の複雑の層間絶缺痰 を使用してもよい。

以下第6図(A)~(I)を参照して、本発明をSOS/C-MOSの製造に適用した1実施例を説明する。

- (j) まず、サファイア基板 4 J 上に p 一型のエピタキシャルシリコン層を成長させ、酸エピタキシャルシリコン層に選択酸化を施すことにより周囲をフィールド酸化族 4 2 で絶縁された 島状の p 一型菓子領域 4 3 を形成する(第 6 図 (4) 図示)。

19

- (f) 次に、選択エッチングによりN-MOSFETにおけるソース領域はそおは対対いて、受験とは反対側ので、とは、アングに用いたレジストパターンを除去のため、「MOSFEでは、MOSF
- (M) 次に、レジストペターン 4 6 . を用いた選択エッチングによりP-MOSFETにおけるソース領域 4 パおよびドレイン領域 4 8'のチャンネル領域とは反対側の部分上にコンタクトホールを開孔する(同図印図示)。
 続いて、P-MOSFET上のレジストパー

- (四) 次に、P-MOSFET領域上にレジストパターン 4 6 , を形成した後、 該レジストパターン 4 6 , およびゲート電極 4 5 をマスクとして砒素を加速 電圧 6 0 KeV、ドーズ量 1 × 1 0 " / cm " の条件下でイオン狂入してN-MOSFETにおける n + 型の役いソース領域 4 7 およびドレイン領域 4 8 を形成する (向図の)図示)。
- (N) 次に、N-MOSFET領域上を使うレジストパターン 4 6 。を形成した後、酸レジストパターン 4 6 。およびゲートは極 4 5 6 をマスクとしてボロンを加速 単圧 3 0 K e V 、ドーズ量 8 × 1 0 '''/ cm " の条件でイオン注入し、P-MOSFETにおける p + 型の送いソース領域 4 7 およびドレイン領域 4 8 6 形成する (同図 0) 図示)。
- (V) 次に、全面に C V D SiO。 旋 4 9 , および B P S G 旋 (ボロン、 燐 松 加 SiO・ガラス 版)4 9 。 を 順 次 地 積 し、 これ らの 横 層 体 か ら なる 層 間 触 碌 減 4 9 を 形 成 す る (間 図 (図) 図 示)。

20

ターン 4 6 。 部分を除去した後、N - M O S F E T 上 に 残健した レジスト バターン 4 6'。 および P - M O S F E T 上 の 届 関 絶 級 漢 4 9 を マスクとして ポロンを 加 速 賦 圧 1 0 0 K e V ドーズ量 5 × 1 0 ' " / cm." の 条件 で イオン注入し、コンタクトホール下に p ++ 型 の 深 いコンタクト 領域 5 0', 5 1'を 形 成 する (同 図 的 図示)。

このとき、 P * * * 型のコンタクト領域 5 ° 0', 5 1'はコンタクトホールに対して自己整合で、かつサファイア基板 4 1 に到達して形成される。

(M) 次に、N-MOSFET上のレジストバターン 4 5'。を除去する。 C の状態で既にコンタクトホールが開孔されているから、続いてアルミニウムの蒸着およびパターンニングを行ない、N-MOSFETのソース管極 5 2、P-MOSFETのソース管極 5 2を形成してSOS/C-MOSを得る(同図(I)図示)。

特別昭57-102067 (ア)

上記契施例によれば、N-MOSFETもよびP-MOSFETにおけるソースおよびドレイン領域をチャンネル領域で改成ので改成方にはサファイア密板に到達した拡散深度の深いコンタクト領域50,51,50,51でを形成ではサファイア密板に到達した拡散深度の深いコンタクト領域50,51,50,50で設備でを形成ですることが明らかである。

そこで、次に上記実施例において、ゲート電低 4 5 , 4 5'を形成した後、A 8 電低 5 2 , 5 2' , 5 3を形成するまでの工程(工程(EI)~工程(TEI))でPEPが何回必要であるかを検討すると、下記の通り 5 回のPEPが必要である。即ち、

(1) 工程 (回) においてN-MOSFETにおけるn⁺型の投いソース領域 4 ? およびドレイン領域 4 8 を形成するに い、 砒素のイオン

23

既述したように、従来の製造方法においては、 ゲート電極形成後に6回のPEPが必要とされ ていたから、上配実施例の方法によれば、従来 の製造方法よりもPEPの回数を1回少なくす ることができる。

またには、 とのは、 とのは、 とのは、 とのは、 とのは、 とのは、 とのは、 とのは、 とのがいいは、 とのが、 とのが、 とのがは、 とのが、 との 注入に対するマスクとしてレジストバターン 46. を形成するためのPEP。

- (2) 工程 (IV)において、P-MOSFETにおける P + 世の改いソース領域 4 7 およびドレイン領域を形成するに際し、ポロンのイオン 注入に対するマスクとしてレジストパターン
- (3) 工程 (VI)において、選択エッチングにより N-MOSFET部分にコンタクトホールを 開孔するに際し、エッチングのマスクとして 用いるレジストバターンを形成するためのP EPo
- (4) 工程 (M) において、P-MOSFET部分 にコンタクトホールを開孔するためのエッチ ンクマスクであるレジストパターン 4 6 。を 形成するためのPEP。
- (5) 工程 (MI)において、A 8 能極 5 2 , 5 2'; 5 3 をパターンニングするために選択エンチ ングのマスクとしてレジストパターンを形成 するためのPEP。

24

ることができる。

更に上記実施例によれば、高濃度イオンと注入時の基体温度の上昇によりレジストのマスクパタので 形崩れして業子の褶段が低下すると即じる、即じる、即じる、即じる、ないからとの問題が生じんにはマスクとしている。なけないない。またゼロンの高濃度イオン注入にはマスクとしている。なけない。またゼロンの高濃度イオン注入にないても第6回例に示すよう。を除去して行なりから、レジストパターン(60の形崩れによる影響を最小限に抑えるととができる。

なお、上記実施例では工程(WI)におけるボロンの高級度イオン注入に際してP-MOSFET上のレジストパターン 46』を除去して行なったが、これを除去せずに第6図QIに示す状態でイオン注入を行なつた場合にも本発明における王供な効果を得ることができる。

また、SOS/C-MOSではN-MOSF ETおよびP-MOSFETのドレイン領域が

特牌增57-102067 (8)

完全 カ P N 接合を形成していることが必要であるから、これを保証するために、上記実施例において、両トランシスタのドレイン側のコンタクト倒域 5 1。5 11の一部が相互に重なるように、繰むよびボロンの高機度イオン注入を行なりのが望ましい。

以上群迷したように、本発明によれば、ハースののように、大力のののでは、カースのは、カ

27

バターン、 4 7 . 4 7 ...ソース領域、 4 8 ... 4 8'...ドレイン領域、 4 9 ... 層 問絶 練 腱、 4 9 C V D - S 1 O . 膜、 4 9 ... B P S G 膜、 5 0 . 5 0' . 5 1 . 5 1'... コンタクト領域、 5 2 . 5 2'...ソース 単極、 5 3 ... ドレイン 電極。

出額人代理人 弁理士 鈴 江 武 彦


4. 図面の簡単な説明

第1回および第2回は n 型シリコン基板 K P 型ウエルを形成した基体を用いたC-MOSの 構造を示す図であり、単1図はソースおよびド レインを選く形成したC-MOSの断面図、第 2 図はソース・ドレインを茂く形成したC-M OSの断面図、第3図をよび第4図はSOS/ C-MOSの構造を示す図であり、第3回はソ - ス・ドレインを課く形成したSOS/C-M OSの断面図、第4図はソース・ドレインを没 く形成したSOS/C-MOSの断面図、第5 図(a)~(e)はソース・ドレインをチャンネル鎖域 近傍では浅く、チャンネル領域から離間した部 分では深く形成したSOS/C-MOSの從来 の製造工程を示す断面図、第6図(A)~(I)は本発 明をSOS/C-MOSの製造に適用した1実 施例における製造工程を示す断面図である。


4 1 …サファイア芸板、 4 2 …フィールド酸 化膜、 4 8 … 案子領域、 4 4 … S 1 O 1 膜、 4 6 6 4 5′…ゲート電極、 4 6 1 ~ 4 6 1 … レジスト

28

第 1 図




第 2 図




第 3 図





第4図



第 5 図







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.